英特尔IEDM2024展示新技术:钌互连降电容,封装速度百倍提升

   时间:2024-12-08 14:11 来源:ITBEAR作者:陆辰风

英特尔在2024年IEEE国际电子器件会议(IEDM 2024)上展示了其在代工技术领域的多项创新突破,为半导体行业的发展注入了新的活力。

会上,英特尔重点介绍了其在新材料应用方面的进展,特别是减成法钌互连技术。这项技术的实施,使得线间电容得以显著降低,最高降幅达到25%,从而有效提升了芯片内部互连的性能。

除了新材料技术,英特尔还展示了一种名为选择性层转移(SLT)的异构集成解决方案,该方案在先进封装领域具有显著优势。SLT技术能够大幅提升封装过程的吞吐量,最高可达100倍,为实现超快速的芯片间组装提供了新的可能。

在晶体管微缩技术方面,英特尔同样取得了显著进展。公司展示了硅基RibbionFET CMOS技术,以及针对2D场效应晶体管(2D FETs)的栅氧化层模块。这些技术的突破,将进一步推动全环绕栅极(GAA)技术的微缩,从而提升设备的整体性能。

在IEDM 2024上,英特尔还分享了其对未来先进封装和晶体管微缩技术的愿景。为了满足包括人工智能(AI)在内的各类应用需求,英特尔强调了三个关键点:先进内存集成、混合键合优化互连带宽以及模块化系统及其连接解决方案。这些技术将共同推动AI在未来十年朝着更高能效的方向发展。

其中,先进内存集成旨在消除容量、带宽和延迟的瓶颈,为AI应用提供更加高效的数据处理能力。混合键合技术则通过优化互连带宽,进一步提升了系统的整体性能。而模块化系统及其连接解决方案,则为构建更加灵活、可扩展的系统架构提供了新的思路。

 
 
更多>同类内容
全站最新
热门内容